# This Page Is Inserted by IFW Operations and is not a part of the Official Record

### BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

DInt · Cl · 砂日本分類 G 01 r 31/24 99(5)C6

68日本国特許庁

**60特許出顧公告** 

昭49—35586

H 01 1 7/64 99(5)C 0

**公公告** 昭和 49年(1974) 9月 24日

発明の数 1

(全3頁)

#### 60半導体装置の製造法

昭43-91929 П#

顧 昭43(1968)12月14日 砂出

**伊**弗明者村田栄一

東京都港区芝5の7の15日本電

気株式会社内

入江使昭 冏

同所

**创出 順 人 日本電気株式会社** 

東京都港区芝5の7の15

②代 理 人 弁理士 汽车浩

#### 配面の簡単な説明

を示し、第1-a図、第1-b図、第1-c図は それぞれ本発明の製造法によつて得られた半導体 接置素子例を示す図、第2図は従来の方法を示し、 第2-a図、第2-b図は従来の方法によつて得 られた半導体装置の例を示す図である。

#### 森明の詳細な説明

本 発明は半導体装置の製造方法に関するもので

一般に高周波高出力トランジスタは第2一8図、 明らかなように1個の半導体装置内にエミツター 電板E(又はペース電板)とペース電板B(又は エミツタ電板E)とより成る1個の素子U又は複 数個の素子U(以後眩素子を単位素子と呼ぶ)を これらの半導体装置を製造するには第2図(第2 - a 図、館2-b 図を含む) に示す如く、一枚の 半導体基板Wに含まれる総ての半導体装置は幾何 構造的に略ば同じ大きさになる。即ち第2図で説 点X<sub>1</sub> , X<sub>2</sub>.....X<sub>n</sub> , Y<sub>1</sub> , Y<sub>2</sub>.....Y<sub>m</sub>(n , mは 共に任意の整数)に関しては | X<sub>1</sub> - X<sub>2</sub> | ≈

| X<sub>2</sub>-X<sub>3</sub> | ≈·····≈ | X<sub>n-1</sub> - Xn | 及び  $|Y_1-Y_2|\approx |Y_2-Y_3|\cdots\approx |Y_{m-1}-Y_m|$ の関係が略ば成立する略ば同じ大きさに切断して 放半導体装置の設計に基ずいた成る狭い範囲の電 5 気的特性例えば同一の高周波出力を備えた半導体 装置を製造することを目的とした製造方法である と云える。従つて設計値より狭い範囲の電気的特 性を必要とする時には該半導体装置は過剰設計と なり該半導体装置は価格的に高価なものとなる。 10 又これと反対に設計値より広い範囲の電気的特性 を必要とする時は再設計即も別品種の設計の必要 がある等、電気的特性の点から見て非常に自由度

の狭い半導体装置製造法となる。

本発明は以上説明した従来の方法に附随する諸 第 1 図は本発明の半導体装置の製造法の実施例 15 問題の解決を目的した。即もあらかじめ電気的特 性をチエツクした半導体基板に含まれる半導体装 ■(又は単位素子)を該半導体基板から切断し、 半導体装置を得るに際し、あらかじめ該半導体基 板に含まれる電気的良品特性の単位素子の総ての 20 位置を例えば電子計算機等に記憶させる。その結果、 例えば領域I には第1-a 図に示す如く素子を 5 個乃至6個を含む電気的特性Aの半導体装置と、 第1一6図に示す如く素子を4個乃至3個を含む 電気的特性Bの半導体装置と第1-c図に示す如 第2-b 図の第2図の切断した泉子の詳細図から 25 く衆子を2個乃至1個を含む電気的特性Cの半導 体装置を含むがその中特性Aのものが最も多く存 在するととを記憶している。同様にして領域IIに は特性B,Cのものが含まれているが、特性Bの ものが最も多く存在し、領域取れは特性Cのもの 含むものがあることは公知の事実である。しかし 30 と不良品が含まれるが、特性Cのものの方が多く 存在することを記憶しているとする。今電気的特 性Aの半導体装置をL個、電気的特性Bの半導体 装置をM個、電気的特性Cの半導体装置N個を必 要とする時には、前記半導体基板より前配必要個 明すると、半導体基板Wの切断線を決定する切断 35 数を切断し得られる様に第1図に示す如く該半導 体基板のX軸方向、Y軸方向の切断点X1,X2… …Xn及びY1, Y2……Ym を 例えば前記電子計

3

算機を用いて決定するととにより、例えば第1~ a図、第1-b図、第1-c図に示す如く幾何構 造的に大きさの違う即ち電気的特性例えば高周波 出力の異なつた半導体装置を一枚の半導基板から 任意に取り出す事が出来る。領域1より切り出し 5 のである。 た特性B,Cのもの、領域Iより切り出した特性 Cのものも、それぞれ各特性に応じて前記の必要 個数の中に算入するととも出来る。

第1-a図は第1図A部の詳細図で単位素子U 6ケのうち6個全部が良品の場合と、6個のうち 10 任意の電気的特性を有する半導体装置を予め側定 1個Uが不良で残りの5個が良品の場合を示し、 前配の不良品U'は電気特性チエックで不良マーク がおされている。第1-b図は第1図B部の詳細 図で単位素子4個の場合を示している。また第1 - c図は第1図 c部の詳細図で単位素子2個の場 15 合である。

以上の様に本発明による半導体装置製造法を用 いると第2図に示した従来の方法では不可能であ

つたあらかじめ電気特性をチェックされた一枚の 半導体基板から複数個の単位素子を組合せて切断 することにより異つた電気的特性例えば高周波出 力を備えた複数種の半導体装置を容易に得られる

#### 砂特許請求の範囲

1 半導体基板内にあらかじめ電気的特性が良品 と判定された単位素子が無作為に分体している場 合において該単位素子の任意の組合せによりなる せる該単位素子の良品の分布に応じて該半導体基 板から切り出すことを特徴とする半導体装置の製 造法。

#### 699用文献

公 昭41-12973

